一、cmos逻辑门电路是什么极型集成电路？
双极型集成电路。cmos逻辑门电路由双极型集成电路和互补金属，氧化物，半宇体门电路构成的集成电路。
二、ttl cmos集成门电路使用规则？
1、主要注意TTL和CMOS门电路闲置端的处理，书上应该都有，如果找不着你在问我。
2、OC门的线与功能和三态门的使用。
3、门电路输入端接电阻是相当于高电平还是低电平，比如大于开门电阻就是高电平，小于开门电阻就是低电平。 但是一般这些都不会直接问你，都是以图的形式给出，然后问表达式。一般就是选择或填空题。
三、ttl门电路和cmos门电路逻辑表达式？
TTL门电路的输入端悬空时相当于高电平输入输入端接有电阻时其电阻阻值大于1.4K时该端也相当于高电平电阻值小于0.8K时该端才是低电平。 而CMOS逻辑门电路输入端不管是接大电阻还是接小电阻该端都相当于低电平即地电位。按照这个原则判断很清晰了
四、cmos门电路输出逻辑表达式？
CMOS门电路的输出逻辑表达式与门电路类型有关。举例而言，对于与门电路，输出逻辑表达式如下：Y = A · B其中，“·”表示逻辑与操作、A和B为输入信号，Y为输出信号。而对于或门电路，输出逻辑表达式如下：Y = A + B其中，“+”表示逻辑或操作。由此可见，CMOS门电路的输出逻辑表达式是由输入信号的逻辑运算符决定的。除此之外，CMOS门电路的工作原理是由P型晶体管和N型晶体管组成，其优点是低功耗、高噪声容限、可扩展性强等，因此在数字电子设计中得到广泛应用。
五、数字电路如何判断TTL门电路和CMOS门电路的输出逻辑状态？
(一)TTL高电平3.6~5V，低电平0V~2.4V CMOS电平Vcc可达到12V CMOS电路输出高电平约为0.9Vcc，而输出低电平约为 0.1Vcc。
CMOS电路不使用的输入端不能悬空，会造成逻辑混乱。TTL电路不使用的输入端悬空为高电平 另外，CMOS集成电路电源电压可以在较大范围内变化，因而对电源的要求不像TTL集成电路那样严格。用TTL电平他们就可以兼容 (二)TTL电平是5V，CMOS电平一般是12V。因为TTL电路电源电压是5V，CMOS电路电源电压一般是12V。5V的电平不能触发CMOS电路，12V的电平会损坏TTL电路，因此不能互相兼容匹配。CMOS是场效应管构成，TTL为双极晶体管构成 COMS的逻辑电平范围比较大（5～15V），TTL只能在5V下工作 CMOS的高低电平之间相差比较大、抗干扰性强，TTL则相差小，抗干扰能力差 CMOS功耗很小，TTL功耗较大（1～5mA/门） CMOS的工作频率较TTL略低，但是高速CMOS速度与TTL差不多相当。功耗 TTL门电路的空载功耗与CMOS门的静态功耗相比，是较大的，约为数十毫瓦（mw）而后者仅约为几十纳(10-9)瓦；在输出电位发生跳变时（由低到高或由高到低）,TTL和CMOS门电路都会产生数值较大的尖峰电流，引起较大的动态功耗。六、mos门电路和cmos门电路区别？
MOS
半导体或称MOS传感器是一种早期的和不是很贵的便携式测量仪器。它也可以检测大多数的化学物质。但他们的局限性还是限制了它们在应急事故中的广泛应用。
它们的灵敏度很差，一般的检出限度大约为10PPM。
它们的输出是非线性的，这样就会影响它们的精确度。MOS仅仅是一种各种有毒气体和蒸汽的粗略检测器，依据它们的非线性输出得到的可以或不可以进入的决定是很危险的，因为这种输出更像用一条米尺测量一张纸的厚度。
相对于PID，MOS的响应时间要慢一些。
MOS传感器更易受到温度和湿度的影响。
它们很容易被中毒并且不容易清洗。
MOS传感器是一种“宽带”检测器，它们会对各种不同类型的化合 CMOS（Complementary Metal Oxide Semiconductor），互补金属氧化物半导体，电压控制的一种放大器件。是组成CMOS数字集成电路的基本单元.相对于其他逻辑系列,CMOS逻辑电路具有一下优点: 1.允许的电源电压范围宽,方便电源电路的设计 2.逻辑摆幅大,使电路抗干扰能力强 3.静态功耗低 4.隔离栅结构使CMOS期间的输入电阻极大,从而使CMOS期间驱动同类逻辑门的能力比其他系列强得多 .
CMOS是主板上一块可读写的RAM芯片，用于保存当前系统的硬件配置信息和用户设定的某些参数。CMOSRAM由主板上的电池供电，即使系统掉电信息也不会丢失。对CMOS中各项参数的设定和更新可通过开机时特定的按键实现（一般是Del键）。进入BIOS设置程序可对CMOS进行设置。一般CMOS设置习惯上也被叫做BIOS设置。
七、为什么CMOS集成门电路多余输入端不能悬空？
CMOS集成电路的输入阻抗相当高，输入端悬空，会受到感应信号干扰而误认为是有效输入信号，易出现错误的输出。
对于非CMOS电路，由于输入阻抗相对较低，而感应到的干扰信号相当于高阻抗输出，接入低阻抗输入端后信号基本衰减掉了。
为避免干扰产生的影响，通常采取将逻辑电路的空输入端接高电平或低电平的办法。
八、cmos门电路的原理？
CMOS门电路一般是由MOS管构成,由于MOS管的栅极和其它各极间有绝缘层相隔,在直流状态下,栅极无电流,所以静态时栅极不取电流,输入电平与外接电阻无关。
MOS逻辑门电路是继TTL之后发展起来的另一种应用广泛的数字集成电路。由于它功耗低、抗干扰能力强、工艺简单，几乎所有的大规模、超大规模数字集成器件都采用MOS工艺。
九、CMOS门电路的特点？
coms集成电路是用MOS管，而TTL电路是用三极管。
所以COMS电路功耗低、适用电压范围宽，高低电平接近理想曲线，由于输入阻抗高，输入端悬空容易受到干扰，不能悬空。
COMS速度比TTL低，只要速度够用，设计电路就应该选择COMS器件。
十、cmos门电路输出结构？
门电路的三态
高电平1，低电平0，高阻态（就是高阻抗，电阻很大，相当于引脚悬空或者开路），高阻态的意义在于实际电路中不可能断开电路。
三态电路的输出逻辑状态的控制，是通过一个输入引脚实现的，三态门都有一个EN控制使能端，来控制门电路的通断。 可以具备这三种状态的器件就叫做三态器件。当EN有效时，三态电路呈现正常的【0】或【1】的输出；当EN无效时，三态电路给出高阻态输出。
