一、pcb过10a电流应该用多宽的线径？

10A的电流用2.5平方毫米的铜导线。

二、2a电流走线走多宽？

板子铜箔厚度有35um（0.5盎司）和70um（1盎司）之分，在不考虑温升的情况下，对应的载流量分别为1~1.5A/mm和3A/mm；

对板子要求高的话，最好用70um（1盎司）的板子，线宽用15mm；要是线宽做不了15mm，可以用8mm顶层和底层同时走线，条件还不允许，可以用10mm单层走线，制板时，大电流的线不加阻焊，裸铜，在生产板子的时候在线上镀锡0.2mm左右。

对板子要求不高的话，用35um（0.5盎司）的板子，线宽用20mm，这样的话，线会有少许温升；这个要是线宽做不了20mm，可以用12mm顶层和底层同时走线，条件还不允许，可以用12mm单层走线，制板时，大电流的线不加阻焊，裸铜，在生产板子的时候在线上镀锡厚度大于0.2mm

三、pcb走线与电流对照表？

没有对照表

PCB布线时首先要设置走线宽度，在此使用下式计算线宽与电流的关系： ，W=A/d (4-1) 式中K——修正系数，一般覆铜线在内层时取0.024，在外层时取0.048； T——最大温升，单位为℃(铜的熔点是1060℃)； A——覆铜截面积，单位为平方mil；（注意不是mm,是square mil） I——容许的最大电流，单位为安培（A）。

大部分PCB的铜箔厚度为35um，即无特殊要求下d取35um，即d=0.035/0.0254=1.378mil。

四、ddr的pcb走线要求？

DDR（Double Data Rate）是一种常用的动态随机存取存储器（DRAM）类型，其PCB（Printed Circuit Board，印刷电路板）的走线设计对DDR性能至关重要。以下是DDR PCB走线的一些常见要求和考虑因素：

1. 长度匹配：DDR接口需要严格的长度匹配，以确保数据和时钟信号的到达时间一致。因此，需要对信号线在PCB上进行控制，确保不同信号的传输时间尽量相等。

2. 终端电阻：DDR接口需要在数据线上使用终端电阻来匹配传输线的阻抗，从而减少传输线的反射和时钟抖动。常用的DDR终端电阻阻值为50欧姆。

3. 差分对走线：在DDR的数据传输中，常常使用差分对进行信号传输。在PCB走线设计中，需要将差分对走线保持匹配，以保持信号的相位和幅度一致。

4. 信号层分离和自吸收：DDR的PCB设计通常采用多层结构，使用不同的信号层来分离和隔离不同的信号，减少相互之间的干扰。此外，需要避免信号线和供电/接地平面之间的交叉，以减少自吸收和信号串扰。

5. 电源和地平面：良好的电源和地平面布局对DDR的稳定性和信号完整性至关重要。在PCB设计中，需要保证充足的电源/地平面，并避免穿过DDR走线区域的开口和裂隙。

6. EMI/EMC考虑：DDR接口的设计也需要考虑电磁干扰（EMI）和电磁兼容性（EMC）的要求。合理的PCB走线布局、终端电阻、功耗和地引线布置等因素都可以有助于减少EMI和EMC问题。

这些是DDR PCB走线设计的一些常见要求和考虑因素。具体的DDR走线规范和要求可能会因DDR代系列而有所不同，建议您仔细阅读相关DDR产品的技术文档和规范以获取更详细的信息。

希望这个回答对您有所帮

五、PCB走线对信号的衰减？

470MHz并不算非常高频率的走线。电路板上36mm也不算很长。因此，信号的衰减，很大的可能性不是来自直流的特性，而是需要考虑高频环境下，阻抗匹配的问题。关键的因素应该考虑一下几点：

1）该走线的参考地平面的选择，其阻抗设计为多少？

2）天线的阻抗设计为多少？以上阻抗是否完全匹配？如果不能匹配，那么天线的驻波比特性就不好（完全匹配情况下为1），信号就可能在反射的情况下，有较大损耗。（无论收发都是如此）

六、PCB板子布线时，过8A电流，线要设置多宽？是怎样算的？

像这种大电流的导线，一方面是加宽导线宽度，另一方面还要在导线上面加一层锡，以加厚导线。要是双面板最好是两面都布导线，单面板就得加宽导线了。

七、pcb走线时原本的虚线还在？

PCB走线后原本的虚线是不存在的。

八、如何消除pcb走线的天线效应？

消除天线效应，就是绘图时工程师常说的走线要圆滑，比如可以走45度拐角、圆弧拐角，但是不能走直角和锐角，这样就容易导致天线效应，这个问题行业内已成基本常识，很少会再出这种低级问题！

九、PCB走线的阻抗的因素有哪些？

1、阻抗计算自动化

此软件包含各种阻抗模块，人员通过选择特定模块，输入线宽，线距，介层厚度，铜厚，Er值等相关数据，可以算出阻抗结果。一个PCB阻抗管控数目少则4，5组，多则几十组，每一组的管控线宽，介层厚度，铜厚等都不同，如果一个个去查数据，然后手动输入相关参数计算，非常费时且容易出错。

2、影响PCB拼版阻抗一致性最主要的因素是不同位置介厚均匀性，其次则是线宽均匀性；拼版不同位置残铜率差异会导致阻抗相差1~3 ohm，当图形分布均匀性较差时（残铜率差异较大），建议在不影响电气性能的基础上合理铺设阻流点和电镀分流点，以减小不同位置的介厚差异和镀铜厚度差异；

3、半固化片含胶量越低，层压后介厚均匀性越好，板边流胶量大会导致介厚偏小、介电常数偏大，从而造成近板边线路的阻抗值小于拼版中间区域；对于内层线路，拼版不同位置因线宽和铜厚导致的阻抗一致性差异较小；

对于外层线路，铜厚差异对阻抗的影响在2 ohm内，但铜厚差异引起的蚀刻线宽差异对阻抗一致性的影响较大，需提升外层镀铜均匀性能力。

十、pcb走线宽度与10a电流的关系？

按照经验，一般1A的电流需要走1mm的宽度，10A就得走10mm宽，如果PCB空间足够，当然可以这么走，某些情况下而且大电流走线越粗越好。但是在多层PCB中，空间有限的情况下，10mm可能根本就走不下去。